封测即集成电路的封装、测试环节，是加工后的晶圆到芯片的桥梁。在半导体产业链中，封测位于 IC 设计与 IC 制造之后，最终 IC 产品之前，属于半导体制造后道工序，主要是将晶圆厂完成的晶圆片切割成裸片，进行封装和测试，最后输出芯片成品给芯片设计公司。

其中封装是指将生产加工后的晶圆进行切割、焊线塑封，使集成电路与外部器件实现电气连接、信号连接的同时，对集成电路提供物理、化学保护。测试是指利用专业设备，对封装完毕的集成电路进行功能、性能测试。封装环节占据封测价值量的绝大部分，据Gartner统计，封装环节占整个封测市场份额的80-85%，测试环节占整个封测市场份额约15-20%。

目前中国大陆已成为全球最大的集成电路终端产品消费市场和制造基地，受益集成电路产业加速向大陆转移的趋势，全球晶圆制造产能也不断向中国大陆转移，诸如台积电、 中芯国际、长江存储等企业在中国大陆大力投资建厂。

同时在国产替代的背景下，上游的芯片设计公司选择将订单回流到国内，大批新建晶圆厂产能的释放以及国内主流代工厂产能利用率的提升，晶圆厂的产能扩张也势必蔓延至中下游封装厂商，将带来更多的半导体封测新增需求，也助推了设备和材料国产化的进程。

▲ELEXCON2021 SiP与先进封测展区火爆

在半导体产业热度持续攀升的背景下，全球封测行业投资、并购热情高涨。根据全球半导体观察不完全统计，2021年共有23家企业宣布斥资布局封测市场。其中超百亿元的投资有三起，分别来自英特尔、Amkor、日月光。中国大陆备受关注的三家封测龙头企业长电科技、华天科技、通富微电，也都募集资金超十亿元人民币投入封测领域项目。另外，投资超十亿元的企业还包括深南电路、新汇成微电子、瑞峰半导体。其中也不乏先进封测的布局，有如华天科技、甬矽电子、深科达、深科技、合肥颀中。

封测企业还希望通过并购封测产能，来保障自身的产出，同时一些芯片厂商也开始主动向下游拓展，以继续提升竞争实力。根据全球半导体观察不完全统计，2021年封测行业收购案有6起，分别涉及：联测科技、矽格、长电科技、联电、英飞凌、日月光。据IC insights 报告显示，继 2021 年同比增长 36%后，预计 2022年全球半导体行业资本开支将继续增长 24%，达到 1,904 亿美元，再创历史新高。

▼2021-2022部分参与单位

▼更多SiP大会演讲人及观众名单，详见文末！

中国半导体产业迎来新转折点

封测环节重要性提升

从摩尔定律遇到瓶颈开始，IC封测领域的发展就逐渐受到业界的重视。“封测业的发展昭示整个半导体行业未来。”中国半导体行业协会集成电路设计分会理事长、清华大学教授魏少军近日指出：“封测业尽管看起来是以加工为主要特点，并且普遍被认为技术含量不太高，但是半导体真正的未来可能还在封测业。“

曾经，传统封测在半导体产业链中是个并不起眼的环节。先进封装的出现，让业界看到了通过封装技术推动芯片高密度集成、性能提升、体积微型化和成本下降的巨大潜力。随着摩尔定律步伐放缓，封装技术进一步成为推动半导体发展的关键力量之一，先进封装的重要性也在日益提升。

▲2021年SiP China大会上海站盛况

一直以来，封测是中国集成电路发展最完善的板块，技术能力与国际先进水平比较接近。此前，中国的封测产业在设计、制造、封测三个产业中的占比最高，设计产业占比非常低。而如今，设计业成为了中国半导体产业中的第一大产业，占到了全行业的43.2%，封测业从原来的行业第一，慢慢变成三个产业中的最后一位。虽然也在稳步前进，但占比已经缩小到26.4%，且很有可能会继续减少。但是，这并不意味着我国封测产业的衰落，恰恰是封测产业乃至整体IC产业面临的一个新转折点。

魏少军认为，封测占比的下降、设计占比的提升，意味着中国半导体产业正在从以加工为主要特征，转向以创新为主要特征，也表明中国半导体产业不再仅仅是为别人加工，而是能拥有自身产品。这个转变是一种战略性的转折点，也意味着中国半导体产业的三业占比（设计/制造/封测）更趋合理。

据中国半导体行业协会统计，2021 年中国集成电路销售额首次突破万亿元，达到 10458.3 亿元，同比增长 18.2%。其中，设计业销售额为 4519 亿元，同比增长 19.6%；制造业销售额为 3176.3 亿元，同比增长 24.1%；封装测试业销售额 2763 亿元，同比增长 10.1%；三者占比为43.2%:30.4%:26.4%。依据世界集成电路产业三业结构合理占比(设计：晶圆：封测)的3:4:3，中国集成电路的封装测试业的比例尚处于IC制造业比较理想的位置。

尽管封测的占比在减少，但这并不意味着封测产业变得不重要，相反，封测产业的地位愈发提升，也是中国半导体产业未来的重点发展领域。这是由于摩尔定律已经走到5纳米，很快3纳米可能也会进入量产，2纳米已经开始研发。在未来的十年中，以COMS（基于互补金属氧化物半导体的技术）为基础的摩尔定律大概率就会走到尽头。

魏少军还指出，以三维混合键合技术为代表的微纳系统集成，将是未来延续摩尔定律的主要手段。而如今十分火热的Chiplet（芯粒）技术便是采用的三维混合键合，此项技术已经被视为先进封装的重要发展技术之一，如今的智能芯片，特别是人工智能芯片，将大量采用“三维混合键合”技术，把计算存储单元键和在一起。

可见，封测产业占比的下降，代表着中国半导体产业正向国际三业结构合理标准靠拢，而封测产业的重要性，仍在日益提升。

后摩尔时代

先进封装成封测行业成长驱动力

“后摩尔时代”制程技术突破难度较大，工艺制程受成本大幅增长和技术壁垒等因素上升改进速度放缓。由于集成电路制程工艺短期内难以突破，通过先进封装技术提升芯片整体性能成为了集成电路行业技术发展趋势。

先进封装技术未来发展方向朝着两大板块演进。先进封装技术与传统封装技术以是否焊线来区分，先进封装主要有带倒装芯片(FC)结构的封装、晶圆级封装(WLP)、 2.5D 封装、3D 封装等。未来发展方向一个是以晶圆级芯片封装WLCSP(Fan-In WLP、 Fan-out WLP 等)，在更小的封装面积下容纳更多的引脚数；另一方向是系统级芯片封装(SiP)，封装整合多种功能芯片于一体，压缩模块体积，提升芯片系统整体功能性和灵活性。

封装技术演进图：

● 技术路线 1：

倒装封装（Flip-chip）

倒装并不是一种特定的封装工艺，而是一种芯片与基板的连接技术。传统的引线键合方式中，芯片通过金属线键合与基板连接，此种封装工艺封装出的芯片面积较大，逐渐不能满足智能设备的小型化需求。倒装芯片工艺是指在芯片的 I/O 焊盘上直接沉积，或通过 RDL 布线后沉积凸块（Bump），然后将芯片翻转进行加热，使熔融的焊料与基板或框架相结合，芯片电气面朝下。

倒装封装工艺可细分为FCBGA（倒装芯片球栅格阵列封装）和倒装芯片尺寸封装（FCCSP）两种工艺，FCBGA在倒装封装（FC）中拥有最高的市场份额。由于使用小球而非针脚焊接，此项工艺解决了电磁兼容与电磁干扰问题，可以承受较高的频率；I/O 密度高，可有效减少封装面积；倒装封装的形式可使芯片背面直接接触空气，提升芯片散热能力。由于上述优势，FCBGA被广泛应用于笔记本电脑、高性能计算（HPC）、AI 等领域。

FCCSP为倒装封装中成长性较好的细分工艺，对于高性能移动设备、汽车电子、人工智能等对性能和外观均有很高要求的应用端具有十足的吸引力。FCCSP可提供优于标准焊线技术的电气性能，并通过增加布线密度消除焊线线弧对 Z 轴高度的不利影响，因此，或将充分受益于上述应用端于未来几年的快速发展。

据 Yole 数 据，2020 年FCCSP收入端，日月光以 23%的市占率位居首席， 其次为三星和安靠。而在半导体产业链的国产化替代大潮中，位列第四、五、六位的大陆厂商长电科技、华天科技、 通富微电将有望进一步提升倒装芯片级封装（FCCSP）市场份额。

● 技术路线 2：

晶圆级芯片尺寸封装（WLCSP）

晶圆级芯片尺寸封装（WLCSP）是将芯片尺寸封装（CSP）和晶圆级封装（WLP）融合为一体的新型封装技术。对比传统封装将晶圆切割成单个芯片后再进行封装，晶圆级封装具有明显的成本优势。芯片尺寸分装是指封装面积与芯片面积之比小于 1.2:1 的技术，可有效促进电路的微型化。所以，晶圆级芯片尺寸封装可明显缩小 IC 尺寸，大幅提升信息传输速度，有效降低杂讯干扰几率。

▲ELEXCON2021展会现场，400㎡完整展示晶圆级SiP先进封装产线

按技术类型分，晶圆级芯片尺寸封装可分为扇入型晶圆级封装（FIWLP）和扇出型晶圆级封装(FOWLP)。传统的晶圆级封装多采用扇入型结构（FI），主要应用于 I/O 引脚数量较少的集成电路芯片。随着消费终端对电子产品性能要求的不断提高，以及光刻机和芯片制造技术的持续推进，28nm 及以下的工艺制程逐渐成为主流，扇入型封装已经不能完成在其芯片面积内的多层再布线和凸点阵列排布，扇出型晶圆级封装应运而生。

扇出型封装突破了 I/O 引出端数目的限制，在原尺寸内部无法全部排布所需 I/O 口数量时，通过特殊的填充材料，人为扩大芯片的封装尺寸，并在整个封装范围上走线和排布 I/O。由于具有较小的封装尺寸，FIWLP封装可广泛应用于电源管理芯片、串行闪存、射频收发器、微处理器、无线充电芯片等领域，应用口径广阔。

扇出型晶圆级封装为晶圆级封装下最具成长性工艺，由于相较于FIWLP可提供更多的I/O数目，FOWLP在计算芯片等复杂度较高的集成电路中表现强劲。由于目前芯片制造工艺节点大多还在 28nm 及以上，I/O 数量相对较少，可以用扇入型晶圆级封装及倒装封装方式解决，随着未来芯片复杂程度的提升及制程的缩减，扇出型晶圆级封装为大势所趋。

目前，扇出型晶圆级封装广泛应用于智能手机及 PC 端微处 理器等终端。考虑到消费电子高度集成化需求势不可挡，叠加 FOWLP 工艺进一步成熟后有望在汽车电子、军工电子、高算力 AI 等潜在领域大规模应用，我们认为 FOWLP 为晶圆级封装下最具成长性工艺。

目前，台积电集成扇出型封装（InFO）工艺全球领先。长电科技、华天科技、通富微电、 晶方科技等大陆厂商也已开发出较为成熟的扇出型封装方案，随着持续的研发投入及资本扩张，预计大陆厂商在扇出型封装中的市占率将进一步扩大。

● 技术路线 3：

系统级封装（SiP）

系统级封装（SiP）并不是某项具体工艺，而是通过并行或堆叠的方式将多种不同功能的芯片一起进行封装的解决方案。根据国际半导体路线组织（ITRS）的定义：SiP为将多个具有不同功能的有源电子元件与可选无源器件，以及诸如 MEMS 或者光学器件等其他器件优先 组装到一起，实现一定功能的单个标准封装件，形成一个系统或者子系统。由于系统级分装可显著减小封装体积，实现更复杂的功能，故其被视为实现超越摩尔定律的重要路径。

▲2021年SiP China大会深圳站盛况

通过堆叠实现 Z 轴方向上的三维集成和信号联通是系统级封装重要的技术方向，典型技术有 3D 堆叠（3D-stacking）、硅通孔技术（TSV）、小芯片封装技术（Chiplet）等。堆叠可进一步提升封装密度，改善信号传输速度，降低功耗，但技术难度大，堆叠、穿孔等关键技术的成熟度和丰富度仍待提升。

将芯片在3D空间进行封装是SiP乃至先进封装工艺发展的趋势，3D封装及Chiplet封装为系统级封装的代表性工艺。3D 堆叠技术是指通过堆叠或过孔互连等工艺，使不同功能的芯片或结构在 Z 轴方向上形成立体集成、信号连通及封装的技术。Chiplet 模式是通过 die-to-die 内部互联技术将多个模块芯片与底层基础芯片封装在一起，构成多功能的异构 SiPs 芯片的模式。

3月2日，AMD、Arm、Google Cloud、Intel、Meta、微软、高通、三星、日月光、台积电等半导体业者还成立了Chiplet标准联盟“UCIe”，推动芯片互连技术标准化和促进开放式Chiplet生态系统。

由于SiP在异构集成方面的优势，强调轻便型与功能性结合的消费电子为其最大应用领域，其次为通讯基础设施领域及汽车电子领域。2.5D/3D封装可较大提升封装密度、缩小封装尺寸，主要应用领域为消费电子、HPC 及汽车电子。

其中消费电子占据 2.5D/3D 封装最主要的应用市场，而 HPC 将有最高的市场规模增速，将为 2.5D/3D 技术的真正驱动力。业界普遍认为，2.5D/3D 封装是未来最具潜力与成长性的封装工艺，或将重塑封装领域竞争格局。

封测行业未来

全产业链创新协同发展是关键

随着我国集成电路国产化进程的加深、下游应用领域的蓬勃发展以及国内封测龙头企业工艺技术的不断进步，国内封测行业市场空间将进一步扩大。而能否实现全产业链的协同发展，是封测行业能否提升产业价值、取得重大突破的关键。封测行业与整个半导体产业链不可脱节，相反，需要与前道工序有更加紧密的联系。在未来的发展道路中，需要把设计、制造、封测交叉融合在一起协同发展，而不是独立发展，才能使得产业的技术得到进一步的推广和提升。

为促进半导体全产业链更紧密创新协同发展，ELEXCON 2022深圳国际电子展暨嵌入式系统展将举办第六届中国系统级封装展览及大会（SiP China），继续为全球供应链玩家提供合作和展示的舞台，立足本土、协同全球。